Haftungsausschluss: Der unten angezeigte Text wurde mithilfe eines Drittanbieter-bersetzungstools automatisch aus einer anderen Sprache bersetzt.
Riverlane kundigt den leistungsstarksten Quantendecoder der Welt an und beschleunigt damit den Ubergang zu einer neuen Ara des “nutzlichen” Quantencomputings
Der weltweit erste Decoder-Chip und die Markteinfuhrung von Decoder-IP sind ein wichtiger Schritt auf dem Weg zur Quantenfehlerkorrektur", der entscheidenden technischen Herausforderung der Branche
Cambridge, UK: Das Quanten-Engineering-Unternehmen Riverlane hat den weltweit ersten speziellen Decoder-Chip entwickelt und seine Decoder-IP sowie seine Roadmap fur die fruhe Fehlerkorrektur im Quantencomputing veroffentlicht. Dies ist Teil der laufenden Arbeiten des Unternehmens zum Aufbau des Quantenfehlerkorrekturstapels, den jeder Quantencomputer benotigt, um eine sinnvolle Grosenordnung zu erreichen.
Der anwendungsspezifische integrierte Schaltkreis (ASIC) Demonstrator-Decoder-Chip ist ein entscheidendes Element dieses Stacks und der erste seiner Art, der hergestellt wird. Riverlane hat auch das geistige Eigentum fur seinen leistungsfahigeren Decoder der nachsten Generation veroffentlicht und stellt es jedem Hersteller von Quantencomputern fur die Verwendung in seiner eigenen Hardware zur Verfugung. Riverlane plant, diesen Decoder im 4. Quartal 2023 in Live-Hardware zu demonstrieren.
Die Quantenfehlerkorrektur ist die entscheidende Herausforderung fur Quantencomputer, die es uns ermoglicht, einen Quantencomputer im grosen Masstab zu bauen, dessen Fehlerraten niedrig genug fur sinnvolle Berechnungen sind.
Um dies zu erreichen, benotigen wir einen speziellen Quantenfehlerkorrektur-Stack, der zwischen der Quantenhardware und den Anwendungsschichten angesiedelt ist. Jeder brauchbare Quantencomputer, unabhangig von seinem Qubit-Typ und seiner Anwendung, benotigt einen Quantenfehlerkorrektur-Stack.
Ein Quantenfehlerkorrektur-Stack besteht aus vielen Komponenten. Riverlane entwickelt sowohl die Decoder als auch die Kontrollsysteme, die zusammen viele unzuverlassige physikalische Qubits in ein zuverlassigeres "logisches" Qubit verwandeln. Quantendecoder mussen die Terabytes an Daten verarbeiten, die von Quantencomputern jede Sekunde produziert werden, um zu verhindern, dass sich Fehler ausbreiten und die Berechnungen unbrauchbar machen.
Der ASIC-Chip mit der Bezeichnung DD0A ist die erste Version der Decode-ASIC-Familie, die einen schnellen, leistungsfahigen und kosteneffizienten Decoder liefert, der in grosen Mengen und mit deutlich reduziertem Stromverbrauch arbeiten kann.
Steve Brierley, CEO und Grunder von Riverlane, erklart: Wir treten in eine neue Ara des Quantencomputers ein, in der wir die entscheidende Herausforderung der Technologie in Angriff nehmen - die Notwendigkeit, von ein paar hundert Quantenoperationen auf eine Billion Quantenoperationen ohne Ausfall zu skalieren. Die einzige Moglichkeit, dies zu erreichen, ist eine komplexe neue Technologie namens Quantenfehlerkorrektur. Riverlane entwickelt eine umfassende Technologie, um diesen Ubergang fur alle Quantencomputer zu beschleunigen. Unsere heutige Markteinfuhrung des weltweit leistungsfahigsten Quantendecoders und des ersten Decoderchips sind wichtige Schritte auf diesem Weg."
Riverlane hat auch seine Decode IP-Familie auf den Markt gebracht, die Echtzeitverarbeitung fur die Fehlerkorrektur wahrend der Laufzeit liefert. Sie arbeitet mit einer noch nie dagewesenen Geschwindigkeit und Genauigkeit. Die Decode IP-Familie ist fur den Einsatz mit Field Programmable Gate Arrays (FPGAs) konzipiert, die ein schnelles Prototyping und eine schnelle Integration ermoglichen und so das Innovationstempo beschleunigen.
Brierley fugte hinzu: "Wir implementieren jetzt Quantenalgorithmen auf echter Hardware. Entscheidend ist, dass Riverlane ein Gleichgewicht gefunden hat, um alle Metriken zu adressieren, die erforderlich sind, um einen realen Decoder zur Losung von realen Problemen zu schaffen - was unseren Decoder zum leistungsfahigsten Decoder auf dem Markt macht."
Sowohl die Decode ASIC-Familie als auch die Decode IP-Familie konnen in supraleitende, gefangene Ionen- und Neutralatom-Quantenhardware integriert werden. Riverlane wird die Entwicklung und Validierung der nachsten Generationen der Decode ASIC-Familie und der Decode IP-Familie im Rahmen der Roadmap des Unternehmens fortsetzen, die unter www.riverlane.com eingesehen werden kann.
HINWEISE FUR REDAKTEURE
- Bilder sind hier verfugbar
KONTAKTE
Fur weitere Informationen und Bilder wenden Sie sich bitte an:
Emilia Conlon, Leiterin der Kommunikationsabteilung bei Riverlane
Gemma Church, Quantum Content und Community Lead bei Riverlane
[email protected] 07967 565080
UBER RIVERLANE
Riverlane hat es sich zur Aufgabe gemacht, das Quantencomputing schneller voranzutreiben und damit eine Ara des menschlichen Fortschritts einzuleiten, die ebenso bedeutend ist wie die industrielle und digitale Revolution. Um dies zu erreichen, baut Riverlane den Quantum Error Correction Stack, um alle Qubit-Typen umfassend zu kontrollieren und die Millionen von Datenfehlern zu korrigieren, die die heutige Generation von Quantencomputern daran hindern, eine sinnvolle Grosenordnung zu erreichen. Zu den Kunden von Riverlane gehoren Regierungen, Unternehmen fur Quantencomputer-Hardware und weltweit fuhrende Forschungslabors. Zu den Investoren gehoren die fuhrenden Risikokapitalfonds Molten Ventures, Amadeus Capital Partners und Cambridge Innovation Capital, der britische National Security Investment Fund (NSSIF), der fuhrende Anbieter von Hochleistungsrechnern Altair und die Universitat Cambridge.
